2017考研已經(jīng)悄然到來(lái)了，各院校的考研大綱也相繼出臺了。下面是小編為大家整理收集的關(guān)于2017年北京郵電大學(xué)電子電路考研大綱的相關(guān)內容，歡迎大家的閱讀。

　　模擬部分

　　一、考試要求

　　要求學(xué)生系統地掌握模擬電子技術(shù)的基本概念、基本電路的工作原理和基本分析方法，并能靈活應用于實(shí)際，具有較強的分析問(wèn)題與解決問(wèn)題的能力。

　　二、考試內容

　　1、了解PN結及其特性;掌握常用二極管、雙極型晶體管及場(chǎng)效應管的特性和主要參數。

　　2、掌握雙極型晶體管組成的三種基本組態(tài)電路的特點(diǎn)和基本分析方法;了解場(chǎng)效應管放大電路。

　　3、了解多級放大電路的常用耦合方式，掌握多級放大電路的特點(diǎn)及分析方法。

　　4、掌握集成運放的基本組成、工作特點(diǎn)、內部典型電路及主要技術(shù)指標。

　　5、了解頻率響應的基本概念及波特圖;掌握雙極型晶體管及場(chǎng)效應管的高頻等效模型;了解放大電路的頻率響應。

　　6、掌握反饋的基本概念、判斷方法、負反饋對放大電路性能的影響及深度負反饋放大電路的分析方法;了解負反饋放大電路的穩定性問(wèn)題。

　　7、掌握運放工作在線(xiàn)性區的特點(diǎn)及由集成運放組成的基本運算電路。

　　8、掌握電壓比較器、三角波(矩形波)發(fā)生器的電路組成和工作原理。

　　9、了解功率放大電路的特點(diǎn)，掌握互補功率放大電路。

　　三、試卷結構

　　1、考試時(shí)間：1.5小時(shí);滿(mǎn)分：75分

　　2、題目類(lèi)型：填空、選擇、簡(jiǎn)答、計算(包括簡(jiǎn)單設計)及讀圖題等。

　　數字部分

　　一、考試目的

　　本考試主要考核考生對數字邏輯電路的基本概念、中小規模邏輯器件的工作原理以及數字邏輯電路的分析和設計方法的掌握程度。要求考生具備分析常用數字電路邏輯功能的能力和使用中小規模器件和可編程邏輯器件進(jìn)行邏輯設計的能力。

　　二、試題結構

　　1、考試時(shí)間：1.5小時(shí);滿(mǎn)分：75分

　　2、題目類(lèi)型：填空題、選擇題、判斷題、簡(jiǎn)答題、分析題、設計題、計算題

　　三、考試內容

　　1、數制和編碼及邏輯代數基礎

　　1)各種數制之間的互相轉換及BCD編碼

　　2)邏輯代數的基本定理和定律

　　3)邏輯函數的表示方法

　　4)邏輯函數的公式法和卡諾圖法化簡(jiǎn)

　　2、門(mén)電路

　　1)TTL門(mén)、CMOS門(mén)(含OC門(mén)、OD門(mén)和三態(tài)門(mén))的內部電路邏輯分析

　　2)TTL門(mén)、CMOS門(mén)(含OC門(mén)、OD門(mén)和三態(tài)門(mén))的靜態(tài)輸入、輸出特性

　　3)不同工藝邏輯門(mén)之間的互聯(lián)

　　3、組合邏輯電路

　　1)小規模組合邏輯電路的分析和設計

　　2)常用中規模組合邏輯電路(編碼器、譯碼器、數據選擇器、加法器、比較器和數據分配器等)的功能和應用

　　3)競爭冒險(包括邏輯冒險和功能冒險)現象、產(chǎn)生原因、判斷方法和消除方法

　　4、觸發(fā)器

　　1)各種觸發(fā)器的狀態(tài)方程、動(dòng)作特點(diǎn)

　　2)不同觸發(fā)器之間的轉換

　　5、時(shí)序邏輯電路

　　1)中、小規模時(shí)序電路的分析

　　2)常用中規模時(shí)序電路(計數器、移位寄存器、序列信號發(fā)生器、順序脈沖發(fā)生器和M序列信號發(fā)生器等)的分析與應用

　　3)常用同步時(shí)序電路的設計

　　4)狀態(tài)機(復雜時(shí)序邏輯)電路的設計

　　6、半導體存儲器與可編程邏輯器件

　　1)ROM、RAM、FPLA、PAL、GAL、EPLD、CPLD、FPGA的結構特點(diǎn)

　　2)用存儲器設計組合和時(shí)序邏輯電路

　　7、數-模和模-數轉換

　　1)D/A、A/D的轉換精度與轉換速度

　　2)權電阻型和倒T電阻網(wǎng)絡(luò )型D/A工作原理

　　3)并行比較型、反饋比較型A/D工作原理