- 相關(guān)推薦
面試硬件工程師問(wèn)題及參考答案2017
硬件工程師要求.熟悉電路設計、PCB布板、電路調試，能熟練使用PROTEL等電路設計軟件。以下是百分網(wǎng)小編精心為大家整理的面試硬件工程師問(wèn)題及參考答案，希望對大家有所幫助!更多內容請關(guān)注應屆畢業(yè)生網(wǎng)!
1、當TTL電路驅動(dòng)COMS電路時(shí)，如果TTL電路輸出的高電平低于COMS電路的最低高電平(一般為3.5V)，這時(shí)就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。
2、OC門(mén)電路必須加上拉電阻，以提高輸出的搞電平值。
3、為加大輸出引腳的驅動(dòng)能力，有的單片機管腳上也常使用上拉電阻。
4、在COMS芯片上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻產(chǎn)生降低輸入阻抗，提供泄荷通路。
5、芯片的管腳加上拉電阻來(lái)提高輸出電平，從而提高芯片輸入信號的噪聲容限增強抗干擾能力。
6、提高總線(xiàn)的抗電磁干擾能力。管腳懸空就比較容易接受外界的電磁干擾。
7、長(cháng)線(xiàn)傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反射波干擾。
上拉電阻阻值的選擇原則包括:
1、從節約功耗及芯片的灌電流能力考慮應當足夠大;電阻大，電流小。
2、從確保足夠的驅動(dòng)電流考慮應當足夠小;電阻小，電流大。
3、對于高速電路，過(guò)大的上拉電阻可能邊沿變平緩。綜合考慮 以上三點(diǎn),通常在1k到10k之間選取。對下拉電阻也有類(lèi)似道理 //OC門(mén)電路必須加上拉電阻，以提高輸出的搞電平值。 OC門(mén)電路要輸出“1”時(shí)才需要加上拉電阻 不加根本就沒(méi)有高電平 在有時(shí)我們用OC門(mén)作驅動(dòng)(例如 控制一個(gè) LED)灌電流工作時(shí)就可以不加上拉電阻 OC門(mén)可以實(shí)現“線(xiàn)與”運算 OC門(mén)就是 集電極 開(kāi)路 輸出 總之加上拉電阻能夠提高驅動(dòng)能力。
11、如何解決亞穩態(tài)。(飛利浦-大唐筆試)? 亞穩態(tài)是指觸發(fā)器無(wú)法在某個(gè)規定時(shí)間段內達到一個(gè)可確認的狀態(tài)。當一個(gè)觸發(fā)器進(jìn)入亞穩態(tài)時(shí)，既無(wú)法預測該單元的輸出電平，也無(wú)法預測何時(shí)輸出才能穩定在某個(gè)正確的電平上。在這個(gè)穩定期間，觸發(fā)器輸出一些中間級電平，或者可能處于振蕩狀態(tài)，并且這種無(wú)用的輸出電平可以沿信號通道上的各個(gè)觸發(fā)器級聯(lián)式傳播下去。
解決方法：
1 降低系統時(shí)鐘頻率
2 用反應更快的FF
3 引入同步機制，防止亞穩態(tài)傳播
4 改善時(shí)鐘質(zhì)量，用邊沿變化快速的時(shí)鐘信號
關(guān)鍵是器件使用比較好的工藝和時(shí)鐘周期的裕量要大。亞穩態(tài)寄存用d只是一個(gè)辦法，有時(shí)候通過(guò)not，buf等都能達到信號過(guò)濾的效果
12、IC設計中同步復位與異步復位的區別。(南山之橋)
同步復位在時(shí)鐘沿采復位信號，完成復位動(dòng)作。異步復位不管時(shí)鐘，只要復位信號滿(mǎn)足條件，就完成復位動(dòng)作。異步復位對復位信號要求比較高，不能有毛刺，如果其與時(shí)鐘關(guān)系不確定，也可能出現亞穩態(tài)。
13、MOORE 與 MEELEY狀態(tài)機的特征。(南山之橋)
Moore 狀態(tài)機的輸出僅與當前狀態(tài)值有關(guān), 且只在時(shí)鐘邊沿到來(lái)時(shí)才會(huì )有狀態(tài)變化. Mealy 狀態(tài)機的輸出不僅與當前狀態(tài)值有關(guān), 而且與當前輸入值有
14、多時(shí)域設計中,如何處理信號跨時(shí)域。(南山之橋)
不同的時(shí)鐘域之間信號通信時(shí)需要進(jìn)行同步處理，這樣可以防止新時(shí)鐘域中第一級觸發(fā)器的亞穩態(tài)信號對下級邏輯造成影響，其中對于單個(gè)控制信號可以用兩級同步器，如電平、邊沿檢測和脈沖，對多位信號可以用FIFO,雙口RAM，握手信號等。 跨時(shí)域的信號要經(jīng)過(guò)同步器同步，防止亞穩態(tài)傳播。例如：時(shí)鐘域1中的一個(gè)信號，要送到時(shí)鐘域2，那么在這個(gè)信號送到時(shí)鐘域2之前，要先經(jīng)過(guò)時(shí)鐘域2的同步器同步后，才能進(jìn)入時(shí)鐘域2。這個(gè)同步器就是兩級d觸發(fā)器，其時(shí)鐘為時(shí)鐘域2的時(shí)鐘。這樣做是怕時(shí)鐘域1中的這個(gè)信號，可能不滿(mǎn)足時(shí)鐘域2中觸發(fā)器的建立保持時(shí)間，而產(chǎn)生亞穩態(tài)，因為它們之間沒(méi)有必然關(guān)系，是異步的。這樣做只能防止亞穩態(tài)傳播，但不能保證采進(jìn)來(lái)的數據的正確性。所以通常只同步很少位數的信號。比如控制信號，或地址。當同步的是地址時(shí)，一般該地址應采用格雷碼，因為格雷碼每次只變一位，相當于每次只有一個(gè)同步器在起作用，這樣可以降低出錯概率，象異步FIFO的設計中，比較讀寫(xiě)地址的大小時(shí)，就是用這種方法。如果兩個(gè)時(shí)鐘域之間傳送大量的數據，可以用異步FIFO來(lái)解決問(wèn)題。 我們可以在跨越Clock Domain 時(shí)加上一個(gè)低電平使能的Lockup Latch 以確保Timing能正確無(wú)誤。
【面試硬件工程師問(wèn)題及參考答案】相關(guān)文章：
硬件工程師筆試及面試問(wèn)題05-01
名企硬件工程師面試考題10-16
硬件工程師面試經(jīng)歷之筆試篇08-21
華為公司面試硬件工程師筆試題08-04
華為硬件工程師筆面試題08-16
Java工程師面試的常見(jiàn)問(wèn)題10-02
電腦硬件問(wèn)題：正確超頻方法11-11
如何排除電腦硬件故障問(wèn)題08-29