- 相關(guān)推薦
名企硬件工程師面試考題
硬件工程師要求熟悉計算機市場(chǎng)行情;制定計算機組裝計劃;能夠選購組裝需要的硬件設備，并能合理配置、安裝計算機和外圍設備;安裝和配置計算機軟件系統;保養硬件和外圍設備和清晰描述出現的計算機軟硬件故障。下面是百分網(wǎng)小編精心為大家整理的名企硬件工程師面試考題，希望對大家有幫助，更多內容請關(guān)注應屆畢業(yè)生網(wǎng)!
一、模擬電路
1、基爾霍夫定理的內容是什么?(仕蘭微電子)
2、平板電容公式(C=εS/4πkd)。(未知)
3、最基本的如三極管曲線(xiàn)特性。(未知)
4、描述反饋電路的概念，列舉他們的應用。(仕蘭微電子)
5、負反饋種類(lèi)(電壓并聯(lián)反饋，電流串聯(lián)反饋，電壓串聯(lián)反饋和電流并聯(lián)反饋);負反 饋的優(yōu)點(diǎn)(降低放大器的增益靈敏度，改變輸入電阻和輸出電阻，改善放大器的線(xiàn)性和非 線(xiàn)性失真，有效地擴展放大器的通頻帶，自動(dòng)調節作用)(未知)
6、放大電路的頻率補償的目的是什么，有哪些方法?(仕蘭微電子)
7、頻率響應，如：怎么才算是穩定的，如何改變頻響曲線(xiàn)的幾個(gè)方法。(未知)
8、給出一個(gè)查分運放，如何相位補償，并畫(huà)補償后的波特圖。(凹凸)
9、基本放大電路種類(lèi)(電壓放大器，電流放大器，互導放大器和互阻放大器)，優(yōu)缺 點(diǎn)，特別是廣泛采用差分結構的原因。(未知)
10、給出一差分電路，告訴其輸出電壓Y+和Y-,求共模分量和差模分量。(未知)
11、畫(huà)差放的兩個(gè)輸入管。(凹凸)
12、畫(huà)出由運放構成加法、減法、微分、積分運算的電路原理圖。并畫(huà)出一個(gè)晶體管級的 運放電路。(仕蘭微電子)
13、用運算放大器組成一個(gè)10倍的放大器。(未知)
14、給出一個(gè)簡(jiǎn)單電路，讓你分析輸出電壓的特性(就是個(gè)積分電路)，并求輸出端某點(diǎn) 的 rise/fall時(shí)間。(Infineon筆試試題)
15、電阻R和電容C串聯(lián)，輸入電壓為R和C之間的電壓，輸出電壓分別為C上電壓和R上電 壓，要求制這兩種電路輸入電壓的頻譜，判斷這兩種電路何為高通濾波器，何為低通濾 波器。當RC<
16、有源濾波器和無(wú)源濾波器的原理及區別?(新太硬件)
17、有一時(shí)域信號S=V0sin(2pif0t)+V1cos(2pif1t)+V2sin(2pif3t+90),當其通過(guò)低通、 帶通、高通濾波器后的信號表示方式。(未知)
18、選擇電阻時(shí)要考慮什么?(東信筆試題)
19、在CMOS電路中，要有一個(gè)單管作為開(kāi)關(guān)管精確傳遞模擬低電平，這個(gè)單管你會(huì )用P管 還是N管，為什么?(仕蘭微電子)
20、給出多個(gè)mos管組成的電路求5個(gè)點(diǎn)的電壓。(Infineon筆試試題)
21、電壓源、電流源是集成電路中經(jīng)常用到的模塊，請畫(huà)出你知道的線(xiàn)路結構，簡(jiǎn)單描述 其優(yōu)缺點(diǎn)。(仕蘭微電子)
22、畫(huà)電流偏置的產(chǎn)生電路，并解釋。(凹凸)
23、史密斯特電路,求回差電壓。(華為面試題)
24、晶體振蕩器,好像是給出振蕩頻率讓你求周期(應該是單片機的,12分之一周期....) (華為面試題)
25、LC正弦波振蕩器有哪幾種三點(diǎn)式振蕩電路，分別畫(huà)出其原理圖。(仕蘭微電子)
趣味數學(xué)和應用數學(xué)題
(1)使用下列每組數字,排出加減乘除的公式,得出“24”.第一組“1、2、3、4”;第二組“5、6、7、8”;第三組“3、3、8、8”.
(2)10個(gè)人排隊戴帽子,10個(gè)黃帽子,9個(gè)藍帽子,戴好后,后面的人可以看見(jiàn)前面所有人的帽子,然后從后面問(wèn)起,問(wèn)自己頭上的帽子是什么顏色,結果一直問(wèn)了9個(gè)人都說(shuō)不知道,而最前面的人卻知道自己頭上的帽子的顏色.問(wèn)是什么顏色,為什么?
(3)一個(gè)班有m名同學(xué),問(wèn)m為多少時(shí),有兩人同一天生日的概率為0.6.建立數學(xué)模型并解答.同時(shí)說(shuō)明該模型適用于通信中的那些情況.
(4)為了解決學(xué)生洗澡難的問(wèn)題,東方學(xué)校新建一座澡堂,水龍頭數為m,每天開(kāi)放k小時(shí),如果學(xué)生人數為n,每位學(xué)生每周洗一次澡,每次須半小時(shí),學(xué)生到達澡堂服從均勻分布,問(wèn)當m為多少時(shí),學(xué)生洗澡等待時(shí)間不超過(guò)10分鐘.建立數學(xué)模型并解答.同時(shí)請說(shuō)明該模型適用于通信中的那些情況.
(5)有若干臺型號相同的聯(lián)合收割機,收割一片土地上的小麥,若同時(shí)投入工作至收割完畢需用24小時(shí);但它們是每隔相同的時(shí)間順序投入工作的,每一臺投入工作后都一直工作到小麥收割完畢.如果第一臺收割時(shí)間是最后一臺的5倍,請問(wèn):用這種收割方法收割完這片土地上的小麥需用多長(cháng)時(shí)間?
(6)有一批貨,如果本月初出售,可獲利100元,然后可將本利都存入銀行,已知銀行月息為2.4%,如果下月初出售,可獲利120元,但要付5元保管費,試問(wèn)這批貨何時(shí)出售最好(本月初還是下月初)?請說(shuō)明理由.
部分答案：
模擬電路
1、基爾霍夫定理的內容是什么?
基爾霍夫定律包括電流定律和電壓定律
電流定律：在集總電路中，任何時(shí)刻，對任一節點(diǎn)，所有流出節點(diǎn)的支路電流的代數和恒等于零。
電壓定律：在集總電路中，任何時(shí)刻，沿任一回路，所有支路電壓的代數和恒等于零。
2、描述反饋電路的概念，列舉他們的應用。
反饋，就是在電子系統中，把輸出回路中的電量輸入到輸入回路中去。
反饋的類(lèi)型有：電壓串聯(lián)負反饋、電流串聯(lián)負反饋、電壓并聯(lián)負反饋、電流并聯(lián)負反饋。
負反饋的優(yōu)點(diǎn)：降低放大器的增益靈敏度，改變輸入電阻和輸出電阻，改善放大器的線(xiàn)性和非線(xiàn)性失真，有效地擴展放大器的通頻帶，自動(dòng)調節作用。
電壓負反饋的特點(diǎn)：電路的輸出電壓趨向于維持恒定。
電流負反饋的特點(diǎn)：電路的輸出電流趨向于維持恒定。
3、有源濾波器和無(wú)源濾波器的區別
無(wú)源濾波器：這種電路主要有無(wú)源元件R、L和C組成
有源濾波器：集成運放和R、C組成，具有不用電感、體積小、重量輕等優(yōu)點(diǎn)。
集成運放的開(kāi)環(huán)電壓增益和輸入阻抗均很高，輸出電阻小，構成有源濾波電路后還具有一定的電壓放大和緩沖作用。但集成運放帶寬有限，所以目前的有源濾波電路的工作頻率難以做得很高。
數字電路
1、同步電路和異步電路的區別是什么?
同步電路：存儲電路中所有觸發(fā)器的時(shí)鐘輸入端都接同一個(gè)時(shí)鐘脈沖源，因而所有觸發(fā)器的狀態(tài)的變化都與所加的時(shí)鐘脈沖信號同步。
異步電路：電路沒(méi)有統一的時(shí)鐘，有些觸發(fā)器的時(shí)鐘輸入端與時(shí)鐘脈沖源相連，這有這些觸發(fā)器的狀態(tài)變化與時(shí)鐘脈沖同步，而其他的觸發(fā)器的狀態(tài)變化不與時(shí)鐘脈沖同步。
2、什么是"線(xiàn)與"邏輯，要實(shí)現它，在硬件特性上有什么具體要求?
將兩個(gè)門(mén)電路的輸出端并聯(lián)以實(shí)現與邏輯的功能成為線(xiàn)與。
在硬件上，要用OC門(mén)來(lái)實(shí)現，同時(shí)在輸出端口加一個(gè)上拉電阻。
由于不用OC門(mén)可能使灌電流過(guò)大，而燒壞邏輯門(mén)。
3、解釋setup和hold time violation，畫(huà)圖說(shuō)明，并說(shuō)明解決辦法。(威盛VIA2003.11.06上海筆試試題)
Setup/hold time是測試芯片對輸入信號和時(shí)鐘信號之間的時(shí)間要求。建立時(shí)間是指觸發(fā)器的時(shí)鐘信號上升沿到來(lái)以前，數據穩定不變的時(shí)間。輸入信號應提前時(shí)鐘上升沿(如上升沿有效)T時(shí)間到達芯片，這個(gè)T就是建立時(shí)間-Setup time.如不滿(mǎn)足setup time,這個(gè)數據就不能被這一時(shí)鐘打入觸發(fā)器，只有在下一個(gè)時(shí)鐘上升沿，數據才能被打入觸發(fā)器。
保持時(shí)間是指觸發(fā)器的時(shí)鐘信號上升沿到來(lái)以后，數據穩定不變的時(shí)間。如果hold time不夠，數據同樣不能被打入觸發(fā)器。
建立時(shí)間(Setup Time)和保持時(shí)間(Hold time)。建立時(shí)間是指在時(shí)鐘邊沿前，數據信號需要保持不變的時(shí)間。保持時(shí)間是指時(shí)鐘跳變邊沿后數據信號需要保持不變的時(shí)間。如果數據信號在時(shí)鐘沿觸發(fā)前后持續的時(shí)間均超過(guò)建立和保持時(shí)間，那么超過(guò)量就分別被稱(chēng)為建立時(shí)間裕量和保持時(shí)間裕量。
4、什么是競爭與冒險現象?怎樣判斷?如何消除?(漢王筆試)
在組合邏輯中，由于門(mén)的輸入信號通路中經(jīng)過(guò)了不同的延時(shí)，導致到達該門(mén)的時(shí)間不一致叫競爭。
產(chǎn)生毛刺叫冒險。如果布爾式中有相反的信號則可能產(chǎn)生競爭和冒險現象。
解決方法：一是添加布爾式的消去項，二是在芯片外部加電容。
5、名詞：SRAM、SSRAM、SDRAM
SRAM：靜態(tài)RAM
DRAM：動(dòng)態(tài)RAM
SSRAM：Synchronous Static Random Access Memory同步靜態(tài)隨機訪(fǎng)問(wèn)存儲器。它的一種類(lèi)型的SRAM。SSRAM的所有訪(fǎng)問(wèn)都在時(shí)鐘的上升/下降沿啟動(dòng)。地址、數據輸入和其它控制信號均于時(shí)鐘信號相關(guān)。這一點(diǎn)與異步SRAM不同，異步SRAM的訪(fǎng)問(wèn)獨立于時(shí)鐘，數據輸入和輸出都由地址的變化控制。
SDRAM：Synchronous DRAM同步動(dòng)態(tài)隨機存儲器
6、FPGA和ASIC的概念，他們的區別。(未知)
答案：FPGA是可編程ASIC。
ASIC:專(zhuān)用集成電路，它是面向專(zhuān)門(mén)用途的電路，專(zhuān)門(mén)為一個(gè)用戶(hù)設計和制造的。根據一個(gè)用戶(hù)的特定要求，能以低研制成本，短、交貨周期供貨的全定制，半定制集成電路。與門(mén)陣列等其它ASIC(Application Specific IC)相比，它們又具有設計開(kāi)發(fā)周期短、設計制造成本低、開(kāi)發(fā)工具先進(jìn)、標準產(chǎn)品無(wú)需測試、質(zhì)量穩定以及可實(shí)時(shí)在線(xiàn)檢驗等優(yōu)點(diǎn)。
7、什么叫做OTP片、掩膜片，兩者的區別何在?
OTP means one time program，一次性編程
MTP means multi time program，多次性編程
OTP(One Time Program)是MCU的一種存儲器類(lèi)型
MCU按其存儲器類(lèi)型可分為MASK(掩模)ROM、OTP(一次性可編程)ROM、FLASHROM等類(lèi)型。
MASKROM的MCU價(jià)格便宜，但程序在出廠(chǎng)時(shí)已經(jīng)固化，適合程序固定不變的應用場(chǎng)合;
FALSHROM的MCU程序可以反復擦寫(xiě)，靈活性很強，但價(jià)格較高，適合對價(jià)格不敏感的應用場(chǎng)合或做開(kāi)發(fā)用途;
OTP ROM的MCU價(jià)格介于前兩者之間，同時(shí)又擁有一次性可編程能力，適合既要求一定靈活性，又要求低成本的應用場(chǎng)合，尤其是功能不斷翻新、需要迅速量產(chǎn)的電子產(chǎn)品。
8、單片機上電后沒(méi)有運轉，首先要檢查什么?
首先應該確認電源電壓是否正常。用電壓表測量接地引腳跟電源引腳之間的電壓，看是否是電源電壓，例如常用的5V。
接下來(lái)就是檢查復位引腳電壓是否正常。分別測量按下復位按鈕和放開(kāi)復位按鈕的電壓值，看是否正確。
然后再檢查晶振是否起振了，一般用示波器來(lái)看晶振引腳的波形，注意應該使用示波器探頭的“X10”檔。另一個(gè)辦法是測量復位狀態(tài)下的IO口電平，按住復位鍵不放，然后測量IO口(沒(méi)接外部上拉的P0口除外)的電壓，看是否是高電平，如果不是高電平，則多半是因為晶振沒(méi)有起振。
另外還要注意的地方是，如果使用片內ROM的話(huà)(大部分情況下如此，現在已經(jīng)很少有用外部擴ROM的了)，一定要將EA引腳拉高，否則會(huì )出現程序亂跑的情況。有時(shí)用仿真器可以，而燒入片子不行，往往是因為EA引腳沒(méi)拉高的緣故(當然，晶振沒(méi)起振也是原因只一)。經(jīng)過(guò)上面幾點(diǎn)的檢查，一般即可排除故障了。如果系統不穩定的話(huà)，有時(shí)是因為電源濾波不好導致的。在單片機的電源引腳跟地引腳之間接上一個(gè)0.1uF的電容會(huì )有所改善。如果電源沒(méi)有濾波電容的話(huà)，則需要再接一個(gè)更大濾波電容，例如220uF的。遇到系統不穩定時(shí)，就可以并上電容試試(越靠近芯片越好)。
10、你知道那些常用邏輯電平?TTL與COMS電平可以直接互連嗎?(漢王筆試) 常用邏輯電平：TTL、CMOS、LVTTL、LVCMOS、ECL(Emitter Coupled Logic)、PECL(Pseudo/Positive Emitter Coupled Logic)、LVDS(Low Voltage Differential Signaling)、GTL(Gunning Transceiver Logic)、BTL(Backplane Transceiver Logic)、ETL(enhanced transceiver logic)、GTLP(Gunning Transceiver Logic Plus);RS232、RS422、RS485(12V，5V，3.3V);TTL和CMOS不可以直接互連，由于TTL是在0.3-3.6V之間，而CMOS則是有在12V的有在5V的。CMOS輸出接到TTL是可以直接互連。TTL接到CMOS需要在輸出端口加一上拉電阻接到5V或者12V。 cmos的高低電平分別為:Vih>=0.7VDD,Vil<=0.3VDD;Voh>=0.9VDD,Vol<=0.1VDD. ttl的為:Vih>=2.0v,Vil<=0.8v;Voh>=2.4v,Vol<=0.4v. 用cmos可直接驅動(dòng)ttl;加上拉電阻后,ttl可驅動(dòng)cmos.
【名企硬件工程師面試考題】相關(guān)文章：
硬件工程師筆試及面試問(wèn)題05-01
硬件工程師面試經(jīng)歷之筆試篇08-21
華為公司面試硬件工程師筆試題08-04
華為硬件工程師筆面試題08-16
2017網(wǎng)絡(luò )工程師面試經(jīng)典考題與答案10-19
PHP數組面試考題05-17
消防工程師考題陷阱08-16