基于FPGA的IPV6數字包配置實(shí)現

全部作者： 許文建 李曉 周雷 第1作者單位： 中國礦業(yè)大學(xué)信電學(xué)院 論文摘要： 本文介紹了1種運用FPGA將IPV6數據包的包頭和數據部分分離并重新封裝的方法。利用該方法，可以使IPV6數據包的拆裝處理速度達到2Gbit/s以上。 關(guān)鍵詞： FPGA，IPV6數據包拆裝，FIFO (瀏覽全文) 發(fā)表日期： 2007年10月11日 同行評議：

作者對于文章所述內容的原理描述較為清晰，文章的總體結構尚可。建議將以下幾個(gè)問(wèn)題進(jìn)行修改： 1 應針對 FPGA做1些介紹，否則，讀者不知為何參與該技術(shù)； 2 圖中所有英文名字應刪除（有些多余）； 3 counter3的取值范圍在個(gè)別地方有問(wèn)題，甚至于出現錯誤，必須做相應修改； 4 圖4和圖5部分的說(shuō)明略顯簡(jiǎn)單，建議增加敘述； 5 個(gè)別地方有些口語(yǔ)化，請認真修改； 6 Abstract部分不夠專(zhuān)業(yè)，做修改。 　

綜合評價(jià)： 修改稿： 注：同行評議是由特聘的同行專(zhuān)家給出的評審意見(jiàn)，綜合評價(jià)是綜合專(zhuān)家對論文各要素的評議得出的數值，以1至5顆星顯示。

【基于FPGA的IPV6數字包配置實(shí)現】相關(guān)文章：

基于FPGA的HDLC通信模塊的實(shí)現05-14

基于FPGA的直接數字頻率合成器的設計和實(shí)現03-19

基于微處理器的FPGA配置方案03-07

基于FPGA的TS over lP的設計與實(shí)現03-21

基于數字移相的高精度脈寬測量系統及其FPGA實(shí)現03-18

數字下變頻技術(shù)的研究及其FPGA實(shí)現03-07

數字頻率合成器的FPGA實(shí)現03-07

基于FPGA實(shí)現FIR濾波器的研究03-18

基于FPGA的指紋特征點(diǎn)集匹配的設計與實(shí)現03-07