數字下變頻技術(shù)的研究及其FPGA實(shí)現

全部作者： 彭輝生 陳永泰 第1作者單位： 武漢理工大學(xué)信息工程學(xué)院 論文摘要： 數字下變頻(DDC)是寬帶中頻軟件無(wú)線(xiàn)電系統的核心技術(shù)之1。本文介紹了數字下變頻的原理，給出了1種適于FPGA實(shí)現的數字下變頻方式，討論了DDC中的關(guān)鍵部分數字鎖相環(huán)(DPLL)、數字濾波器(DF)和數控振蕩器(NCO)的實(shí)現。 關(guān)鍵詞： 軟件無(wú)線(xiàn)電；FPGA；數字下變頻；DPLL；分布式算法 (瀏覽全文) 發(fā)表日期： 2007年01月08日 同行評議：

論文《數字下變頻技術(shù)的研究及其FPGA實(shí)現》介紹了數字下變頻（DDC）的原理，在此基礎上，研究了利用FPGA實(shí)現DDC的技術(shù)，對構成DDC的載波同步環(huán)、數控振蕩器及濾波器等關(guān)鍵部件的實(shí)現進(jìn)行了討論。論文對于DDC的數學(xué)模型及實(shí)現方法介紹的比較詳細，但這方面國內外已有相當多的文獻給出了相關(guān)的研究算法和結果，為此，論文應該重點(diǎn)突出自己的貢獻。例如，給出利用FPGA實(shí)現DDC的具體方案，詳細給出實(shí)現系統的技術(shù)指標參數，給出所實(shí)現系統的理論仿真及實(shí)驗測試結果的性能比較。這樣才能夠驗證文中提出方法的正確性和有效性。此外，文中公式編號不規范，單位標注有誤如“60MH”應為“60MHz”。

綜合評價(jià)： 修改稿： 注：同行評議是由特聘的同行專(zhuān)家給出的評審意見(jiàn)，綜合評價(jià)是綜合專(zhuān)家對論文各要素的評議得出的數值，以1至5顆星顯示。

【數字下變頻技術(shù)的研究及其FPGA實(shí)現】相關(guān)文章：

基于數字移相的高精度脈寬測量系統及其FPGA實(shí)現03-18

數字頻率合成器的FPGA實(shí)現03-07

固定幾何結構的FFT算法及其FPGA實(shí)現03-18

基于FPGA的IPV6數字包配置實(shí)現03-07

基于FPGA實(shí)現FIR濾波器的研究03-18

鍵控技術(shù)的數字實(shí)現與發(fā)展03-21

數字接收機中基于TMS320C6416的數字下變頻技術(shù)03-07

基于模糊控制的遲早門(mén)同步器及其FPGA實(shí)現03-20

基于FPGA的直接數字頻率合成器的設計和實(shí)現03-19