- 相關(guān)推薦
用Verilog HDL實(shí)現I2C總線(xiàn)功能
摘要：簡(jiǎn)述了I2C總線(xiàn)的特點(diǎn)；介紹了開(kāi)發(fā)FPGA時(shí)I2C總線(xiàn)模塊的設計思想；給出并解釋了用Verilog HDL實(shí)現部分I2C總線(xiàn)功能的程序，以及I2C總線(xiàn)主從模式下的仿真時(shí)序圖。開(kāi)發(fā)FPGA時(shí)，利用EDA工具設計芯片實(shí)現系統功能已經(jīng)成為支撐電子設計的通用平臺，并逐步向支持系統級的設計方向發(fā)展。在軟件設計過(guò)程中，越來(lái)越強調模塊化設計。I2C總線(xiàn)是Philips公司推出的雙向兩線(xiàn)串行通訊標準，具有接口線(xiàn)少、通訊效率高等特點(diǎn)。把I2C總線(xiàn)設計成相應的模塊，有利于相關(guān)FPCA的開(kāi)發(fā)。 目前有一些介紹相關(guān)開(kāi)發(fā)的資料，但都是利用VHDL語(yǔ)言或AHDL語(yǔ)言實(shí)現的。本文給出利用Verilog HDL語(yǔ)言設計的I2C總線(xiàn)模塊。
1 I2C總線(xiàn)概述
I2C總線(xiàn)系統由兩根總線(xiàn)即SCL(串行時(shí)鐘)線(xiàn)和SDA(串行數據)線(xiàn)構成。這種總線(xiàn)可以設計成很多種通訊配置，但本文只討論主從系統的應用。主器件控制總線(xiàn)通訊，開(kāi)始／結束傳送、發(fā)送信息并產(chǎn)生I2C系統時(shí)鐘。在寫(xiě)操作過(guò)程中，從器件一旦被主控器件尋址，就執行特定的相應功能。在讀操作過(guò)程中，主控器件從從器件那里獲得數據。在整個(gè)主從傳送過(guò)程中，所有的事件都通過(guò)主控器件的SCL時(shí)鐘線(xiàn)達到同步。連到總線(xiàn)上的器件的接口形式必須是漏極開(kāi)路或集電極開(kāi)路輸出狀態(tài)。通過(guò)上拉電阻，使得兩根總線(xiàn)在空閑的狀態(tài)下都為高電平狀態(tài)。因此I2C總線(xiàn)上具有線(xiàn)與功能，即總線(xiàn)上的所有器件都達到高電子狀態(tài)時(shí)，I2C總線(xiàn)才能達到高電平狀態(tài)，從而使總線(xiàn)上的高速器件和慢速器件工作同步。
在I2C協(xié)議中，從器件地址是一個(gè)唯一的7位地址。接下來(lái)是一個(gè)讀寫(xiě)方向標志位，讀狀態(tài)是高電平、寫(xiě)狀態(tài)是低電子。
2 I2C模塊的設計與實(shí)現
根據I2C協(xié)議中傳輸過(guò)程的特點(diǎn)，I2C模塊可以劃分為字節發(fā)送模塊、字節接收模塊、開(kāi)始條件模塊、停止條件模塊。其中，字節發(fā)送模塊、字節接收模塊和停止條件模塊為基本模塊。在開(kāi)始條件模塊中，因為需要發(fā)送從器件地址，所以要調用字節發(fā)送模塊。
下面給出用Verilog HDL語(yǔ)言實(shí)現字節發(fā)送模塊的關(guān)鍵程序。相關(guān)變量的聲明在此略去。程序在Max PlusII環(huán)境下編譯、調試、仿真。
assign en_sdao=tempen_sdao;//設置SDA三態(tài)輸出使能
assign send_byte_over=tempsend_byte_over;
assign NO_ACK=tempNO_ACK;
assign sdao=tempsda;
assign sclo=tempscl;
always@(posedge send_byte_clk)
begin
case(send_byte_zt)
sendbit 1:
begin
if(send_byte_num==0)
begin
shiftdata[7:0]=indata[7:0];
end
shiftdata=shiftdata
【用Verilog HDL實(shí)現I2C總線(xiàn)功能】相關(guān)文章：
基于Verilog HDL設計的自動(dòng)數據采集系統03-21
基于Verilog-HDL的軸承振動(dòng)噪聲電壓峰值檢測03-20
MPC8272總線(xiàn)與DSP HPI總線(xiàn)接口的FPGA實(shí)現03-07
混合基FFT處理器的設計與Verilog實(shí)現03-07
談DSP HPI總線(xiàn)與MPC8272總線(xiàn)接口的FPGA實(shí)現03-08
AR模型LPC系數的DSP提取與Lattice結構的Verilog實(shí)現03-07