- 相關(guān)推薦
MPC850中復位邏輯和CPM協(xié)議切換的CPLD實(shí)現
摘要：介紹了用CPLD輔助設計在嵌入系統中進(jìn)行曲MPU復雜邏輯功能設計的總體方案，給出了通過(guò)對XC95144中復用控制寄存器進(jìn)行配置以實(shí)現MPU復位邏輯和CPM協(xié)議切換的實(shí)現方案和設計要點(diǎn)。1 引言
近年來(lái)，微處理器（MPU）在嵌入式系統研發(fā)中所占地位越來(lái)越重要，很多應用場(chǎng)合對MPU的處理速度、集成密度也提出了更高的要求。Power PC系列MPU是Motorola公司推出的面向嵌入式應用的專(zhuān)用MPU，它在片內集成了基于RISC體系的微處理器的內核和支持多種通信協(xié)議的通信處理器（CPM），具有強大的通信和網(wǎng)絡(luò )協(xié)議處理能力，可廣泛應用于通信和網(wǎng)絡(luò )產(chǎn)品中。CPLD（Complex Programmable Logic Device）是一種復雜的用戶(hù)可編程邏輯器件，和FPGA相比，由于采用連續連接結構，易于預測延時(shí)，從而使電路仿真更加準確。近年來(lái)，由于采用先進(jìn)的集成工藝和大批量生產(chǎn)，CPLD器件成本不斷下降，集成密度、速度和性能大幅度提高，一個(gè)芯片就可以實(shí)現一個(gè)復雜的數字電路系統，再加上使用權方便的開(kāi)發(fā)工具，因此使用權CPLD器件可以極大地縮短產(chǎn)品開(kāi)發(fā)周期，給設計修改帶來(lái)很大方便。
嵌入式系統常用MPU和CPLD聯(lián)合設計�，F以PowerPC系列MPC850和XILINX公司的XC95144XL為例來(lái)介紹實(shí)現MPU功能的CPLD輔助設計方法。實(shí)際上，MPC850的外部復位和通信模塊（CPM）的設計在整個(gè)系統設計中占用重要地位，也是調試硬件中最容易出問(wèn)題的環(huán)節。本文將對MPC850的外部復位邏輯和通信模塊的復用作一探討，并給出了這兩部分的CPLD邏輯實(shí)現方法。
2 MPC850的復位邏輯和CPLD實(shí)現
2．1 復位邏輯
MPC850內部的復位時(shí)鐘具有復位控制邏輯，以及決定復位起因、同步和相應復位的邏輯模塊。概括起來(lái)，MPC850總共具有以下復位源：
*上電復位；
*外部硬復位；
*內部硬復位：包括失鎖、軟件看門(mén)狗復位、校驗停復位、調試口硬復位；
*JTAG復位；
*外部軟復位；
*內部軟件復位：指調試口軟復位。
設計中需要用戶(hù)參與的主要是上復位和外部硬復位。其中上電復位的復位過(guò)程如下：
（1） 產(chǎn)生上電復位信號PORESET
（2） PORESET有效，CPU配置SCCR寄存器，PORESET保持時(shí)間至少在3μs以上。
（3） PORESET無(wú)效后，CPU采用MODCK（時(shí)鐘模式配置）并鎖存，同時(shí)初始化時(shí)鐘。
（4） CPU驅動(dòng)HRESET和SRESET信號512個(gè)時(shí)鐘周期，512周期結束后，如果RSCONF信號接低，則CPU從數據總線(xiàn)上采樣配置數據，并將內部產(chǎn)生 的HRESET和SRESET信號置為無(wú)效；如果RSCONF信號接高，則CPU按內部缺省值進(jìn)行配置。
（5） 計數器計數16個(gè)時(shí)鐘周期，然后采樣外部硬復位信號和外部軟復位信號，如果存在職效的外部硬復位信號或軟復位信號，則計數器清0，并重新計數，否則跳出，執行正常操作。
系統中硬件復位主要用于在CPU感知外部硬復位信號有效后，產(chǎn)生內部硬復位信號，然后按照上述上電復位步驟從第4步開(kāi)始執行。其時(shí)序圖如圖1所示。
可見(jiàn)，相比一些常用的MPU器件，MPC850的復位邏輯比較復雜，而且對復位控制的時(shí)序有嚴格的要求。通常的設計需要較多的外部器件來(lái)實(shí)現邏輯控制，而采用一片CPLD則只需編寫(xiě)簡(jiǎn)單的代碼就可以了，且易于調度。本應用于設計采用XILINX公司的XC95144XL進(jìn)行邏輯設計。
2．2 基于CPLD的實(shí)現方法。
設計時(shí)，將MPC850的復位信號（上電復位poreset、硬復位hreset、軟復位sreset）連接到XC95144XL的連接方法如圖2所示。
該方案中CPLD的上電復位設計過(guò)程如下：
（1） 系統上電后，上電復位poreset由XC95144XL產(chǎn)生，為了使MPC850得到可靠的復位，這個(gè)延遲時(shí)間通常比要求的3μs要大一些。MODCK配置可一直固定。
（2） poreset 信號無(wú)效后（為高電平），MPC850會(huì )采樣MODCK并驅動(dòng)HRESET信號512個(gè)時(shí)鐘周期。需要注意的是這個(gè)時(shí)間由MPC850控制的，CPLD不作邏輯實(shí)現。然后MPC850開(kāi)始采樣總線(xiàn)上的32bit配置數據。這時(shí)不能馬上驅動(dòng)總線(xiàn)數據線(xiàn)，應延遲若干時(shí)鐘周期后驅動(dòng)，經(jīng)應用證明延遲8個(gè)時(shí)鐘周期以上可以滿(mǎn)足要求。
（3） 驅動(dòng)總線(xiàn)配置數據16個(gè)時(shí)鐘周期后把總線(xiàn)置為高阻態(tài)，上電復位結束。
手動(dòng)復位的邏輯實(shí)現主要考慮的是對按鍵的復位作抗抖動(dòng)處理，以防止多次短暫接觸對系統造成反復復位，可以在代碼中加入一個(gè)RS觸發(fā)順來(lái)實(shí)現抗抖。
本設計采用VHDL語(yǔ)言實(shí)現，限于篇幅代碼省略。需要注意的是：在總線(xiàn)數據配置時(shí)，不能采用順序執行語(yǔ)句，而只有應用并發(fā)語(yǔ)句執行才能得到正確的配置。如：
d
【MPC850中復位邏輯和CPM協(xié)議切換的CPLD實(shí)現】相關(guān)文章：
CPM搜索引擎的設計與實(shí)現03-08
CPLD在DSP系統中的應用設計03-18
用CPLD實(shí)現DSP與PLX9054之間的連接03-19
換體DMA高速數據采集電路的CPLD實(shí)現03-18
專(zhuān)用鍵盤(pán)接口芯片的一種CPLD實(shí)現方案03-18
基于CPLD的RS485通信實(shí)現方法研究03-07
法律方法中的邏輯真諦03-02