2k-8k FFT處理器ROM面積的優(yōu)化

全部作者： 雷艷敏 第1作者單位： 武漢理工大學(xué) 論文摘要： 結合實(shí)時(shí)高速FFT的實(shí)際需求，硬件設計采用多級串聯(lián)的同步流水線(xiàn)結構、基于SRAM、SDF(single-path delay feedback)、DIF等結構和方法。2k/8k分解為5/6級radix-4蝶形單元與1級radix 2蝶形單元級聯(lián)，設計對存儲旋轉因子的ROM規模進(jìn)行了最佳優(yōu)化處理。整體劃分為多個(gè)模塊，均采用Verilog HDL語(yǔ)言描述，并進(jìn)行了功能1致性仿真驗證。 關(guān)鍵詞： FFT，旋轉因子，ROM，radix-4 (瀏覽全文) 發(fā)表日期： 2007年03月27日 同行評議：

（暫時(shí)沒(méi)有）

綜合評價(jià)： （暫時(shí)沒(méi)有） 修改稿：

【2k-8k FFT處理器ROM面積的優(yōu)化】相關(guān)文章：

混合基FFT處理器的設計與Verilog實(shí)現03-07

DMB-T系統中FFT處理器的研究和硬件實(shí)現03-07

DLX處理器流水線(xiàn)性能優(yōu)化(一)03-07

FFT算法的研究與DSP實(shí)現03-07

固定幾何結構的FFT算法及其FPGA實(shí)現03-18

基于Cyclone系列FPGA的1024點(diǎn)FFT算法的實(shí)現03-07

用SP061A實(shí)現心電數據的FFT與壓縮03-18

C6202 ROM引導裝載方式的研究03-18

ARM處理器的Boot與Remap03-07