- 相關(guān)推薦
基于A(yíng)DSP21161的比相測距雷達跟蹤控制系統設計
摘要：介紹了ADSP21161的結構及性能，主要討論了其在連續波比相測距雷達中的應用。介紹了比相測距雷達的基本原理，分析以DSP為核心的雷達跟蹤控制系統的硬件結構軟件設計，詳細討論了軟件部分的設計和實(shí)現。測試結果表明，整套系統較好地滿(mǎn)足了設計要求。連續波雷達具有測量精度高、設備簡(jiǎn)單等優(yōu)點(diǎn)。連續波比相測距雷達繼承了連續波雷達的固有優(yōu)點(diǎn)，由于采用了FFT比相技術(shù)，不僅克服了一般連續波雷達測距困難的缺點(diǎn)，而且又便于利用現代信號處理的新技術(shù)。隨著(zhù)近年來(lái)低截獲概率雷達發(fā)展的需要，其研究日益受到人們的重視。采用新的數字信號處理器件，不僅大大降低了雷達本身的設計復雜度，而且極大地提高了雷達的整體性能。
1 ADSP21161的主要特點(diǎn)
ADSP21161是美國AD公司生產(chǎn)的一款高性能的32位浮點(diǎn)處理器。在一個(gè)單獨的芯片上集成了具有強大浮點(diǎn)運算能力的微處理器內核、1Mbit的零等待SRAM、多種形式的外部接口和獨立的I／O控制器，構成了一個(gè)完整的系統；超級哈佛結構(SHARC)的CPU和高速指令Cache使得ADSP21161的指令均為單周期指令；6套獨立的總線(xiàn)分別用于程序存儲區(PM)和數據存儲區(DM)，可以同時(shí)對PM和DM進(jìn)行數據訪(fǎng)問(wèn)；經(jīng)優(yōu)化的DMA和中斷的傳輸機制使得其與外部的數據交換獨立且并行于處理器內核的運算過(guò)程；片內的主機接口和總線(xiàn)仲裁器可以使多片處理器無(wú)需任何附加資源即可構成多處理器陣列。該處理器適用于各種高性能的數字信號處理任務(wù)和構成多處理器陣列。
ADSP21161的主要特點(diǎn)包括：
(1)100MHz的內核工作頻率；600MFLOPS(每秒百萬(wàn)次浮點(diǎn)運算)的浮點(diǎn)運算峰值；單片ADSP21161完成1024點(diǎn)復數FFT僅需92μs。
(2)32位單精度(或40位擴展精度)IEEE浮點(diǎn)DSP處理器內核；有3個(gè)獨立的關(guān)聯(lián)計算單元(分別為算術(shù)／邏輯單元、乘法器和移位器)；完備的算術(shù)運算指令集；具有16個(gè)通用寄存器組；所有運算指令均為單周期指令；支持零等待循環(huán)執行和條件轉移。
(3)片內集成2M／1M雙端口零等待時(shí)間的SRAM存儲器，該存儲器分為程序存儲器(PM)和數據存儲器(DM)。雙端口的設計使得DSP處理器內核、DMA控制器和I／O處理器能快速、獨立地對存儲器存取。
(4)兩套相同的運算處理單元，支持單指令多數據流(SIMD)結構；利用并行的總線(xiàn)結構，在一個(gè)周期內可以執行一次乘法器運算和一次ALU運算，同時(shí)還可以對雙端口SRAM進(jìn)行一次讀或者寫(xiě)的操作。
(5)兩套相同的地址產(chǎn)生單元，有效地支持SIMD結構，支持循環(huán)緩沖區尋址、廣播加載尋址和位反序尋址等多種尋址方式，非常適合用于數字信號處理。
(6)獨立于處理器內核的I／O處理器具有DMA控制、存儲器映射和與處理器外部通信的功能；14個(gè)DMA通道與雙端口SRAM配合使用，實(shí)現了在內部存儲器和外部存儲器、外圍輔助設備、主機、串行口、鏈路口之間的并行傳輸而不影響DSP處理器內核的運算過(guò)程；8個(gè)串行口和2個(gè)鏈路口構成的點(diǎn)對點(diǎn)的連接很容易構造多處理器系統。
2 比相測距雷達的基本原理
連續波比相測距雷達在頻域完成目標的距離、速度等參數的測量，其基本原理如圖1所示。假設發(fā)射兩個(gè)頻率為f0、f1且頻差為△f的連續正弦波，其中△f = f1- f0。為了討論方便，所有信號幅度均取為1。發(fā)射信號的兩個(gè)分量的電壓波形可分別寫(xiě)為：
由于多普勒效應，回波信號產(chǎn)生了頻移。接收機將兩個(gè)回波信號區分開(kāi)來(lái)，通過(guò)混頻、低通濾波、正交雙通道處理、A／D變換，得到兩個(gè)多普勒頻移信號的時(shí)域離散表達形式為：
式中，T為數據采樣周期；fdo／fd1為對應發(fā)射信號的多普勒頻率；c為光速；R0為初始時(shí)刻的距離。
對x0(n)和x1(n)分別做FFF處理，搜索出譜峰位置。根據譜峰位置可求得目標的徑向速度，求出譜峰位置的相位。利用兩者的相位差即可確定目標對應的距離。
3 跟蹤控制系統的軟硬件設計
跟蹤控制系統能實(shí)時(shí)給出目標的速度、距離、角度和信噪比等信息，并能對雷達伺服系統進(jìn)行控制，以使雷達波束始終跟蹤住目標。系統的設計主要包括硬件系統的設計和軟件系統的設計。
3．1 硬件系統設計
跟蹤控制系統硬件原理框圖如圖2所示，它主要包括數據鎖存電路、FIFO存儲電路、計數控制電路、DSP最小系統四大部分，其中DSP最小系統又包括ADSP21161、EEPROM和SDRAM三個(gè)主要組成部分。
前端的數據采集模塊對雷達回波數據進(jìn)行混頻、濾波、A／D轉換等一系列處理后，輸出時(shí)域離散的多普勒頻移信號。數據鎖存電路對前端輸入的離散多普勒頻移信號進(jìn)行鎖存，將需要的數據寫(xiě)入FIFO存儲電路。FIFO存儲電路主要用于存儲ADSP21161所需的處理數據，它要受計數控制電路的控制。當計數控制電路達到設定計數值時(shí)，FIFO停止寫(xiě)入數據，同時(shí)計數控制電路向DSP發(fā)出一個(gè)中斷信號。測量開(kāi)始的時(shí)候，ADSP21161從嵌入式微機接收一組控制參數，并對計數控制電路進(jìn)行初始化。在接收到計數控制電路發(fā)出的中斷信號時(shí)，ADSP21161開(kāi)始從FIFO存儲電路讀取經(jīng)預處理后的雷達回波數據，然后進(jìn)行FFF等一系列的數字信號處理，最后得出目標的速度、相位差和信噪比等參數，并利用ADSP21161的主機接口將這些結果參數發(fā)送到嵌入式微機，計算出俯仰和方位誤差角之后送往伺服系統，以使雷達始終跟蹤住目標，并在終端上實(shí)時(shí)顯示目標的有關(guān)參數。EEPROM用于存儲ADSP21161的軟件代碼及程序所需的一些數據。SDRAM則用于解決實(shí)時(shí)信號處理過(guò)程中ADSP21161片內存儲器容量不夠的問(wèn)題。
【基于A(yíng)DSP21161的比相測距雷達跟蹤控制系統設計】相關(guān)文章：
基于PLD技術(shù)的MIDI音樂(lè )播放控制系統設計03-15
基于CEBus總線(xiàn)的鐵路燈塔控制系統的設計03-18
基于RTLinux的實(shí)時(shí)控制系統03-20
基于μC／OS-II的光盤(pán)伺服控制系統的設計03-18
基于DSP的視頻檢測和遠程控制系統設計03-20