- 相關(guān)推薦
下一代網(wǎng)絡(luò )設備核心單元-網(wǎng)絡(luò )處理器應用研究
摘要：網(wǎng)絡(luò )處理器的設計、應用被認為是推動(dòng)下一代網(wǎng)絡(luò )向高性能、靈活性方向發(fā)展的核心技術(shù)。本文從網(wǎng)絡(luò )設備研制角度，對網(wǎng)絡(luò )協(xié)議處理基本操作、網(wǎng)絡(luò )處理器產(chǎn)生技術(shù)需求、基本功能、體系結構特點(diǎn)、產(chǎn)品現狀、應用前景、未來(lái)發(fā)展進(jìn)行研究。網(wǎng)絡(luò )高速發(fā)展，對下一代網(wǎng)絡(luò )設備提出以下要求：具有優(yōu)異性能，支持高速分組處理；具有高度靈活性，支持不斷變換高層網(wǎng)絡(luò )服務(wù)。傳統的基于ＧＰＰ（Ｇｅｎｅｒａｌ Ｐｕｒｐｏｓｅ Ｐｒｏｃｅｓｓｏｒ）的網(wǎng)絡(luò )設備只滿(mǎn)足靈活性要求；基于ＡＳＩＣ(Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ)的網(wǎng)絡(luò )設備只滿(mǎn)足高性能要求；網(wǎng)絡(luò )處理器能夠通過(guò)靈活的軟件體系提供硬件級的處理性能，基于ＮＰ（Ｎｅｔｗｏｒｋ Ｐｒｏｃｅｓｓｏｒ）的網(wǎng)絡(luò )設備具有高性能和靈活性。
１ 網(wǎng)絡(luò )處理器產(chǎn)生技術(shù)需求
以網(wǎng)絡(luò )設備核心部件更新為標志，網(wǎng)絡(luò )設備體系結構發(fā)展經(jīng)歷了三個(gè)階段：
（１）以ＧＰＰ為核心的網(wǎng)絡(luò )設備體系結構
在網(wǎng)絡(luò )發(fā)展早期，網(wǎng)絡(luò )傳輸速率低，服務(wù)少，研究集中在服務(wù)框架構建和網(wǎng)絡(luò )協(xié)議實(shí)現。設備以ＧＰＰ為核心，在通用操作系統基礎上，以軟件方式實(shí)現各種網(wǎng)絡(luò )服務(wù)。目前許多邊緣設備：如防火墻、ＶＰＮ設備、ＶＯＩＰ設備，還在采用這種通用處理器＋通用操作系統＋專(zhuān)用網(wǎng)絡(luò )服務(wù)軟件的體系結構。其優(yōu)點(diǎn)是靈活性好，缺點(diǎn)是性能處理差。這種結構為支持各種復雜運算，采用通用體系結構和指令集，其通用性導致網(wǎng)絡(luò )性能處理差。
（２）以ＡＳＩＣ／ＲＩＳＣ為核心的網(wǎng)絡(luò )設備體系結構
隨著(zhù)網(wǎng)絡(luò )帶寬的增長(cháng)速度遠大于通用計算機處理的增長(cháng)速度，網(wǎng)絡(luò )瓶頸變成基于ＧＰＰ的節點(diǎn)設備。采用基于ＡＳＩＣ和ＲＩＳＣ（ｒｅｄｕｃｅｄ ｉｎｓｔｒｕｃｔ ｓｅｔ ｃｏｍｐｕｔｅ）為核心的體系結構成為主流，尤其是骨干設備的設計。為獲取高性能，通常由ＲＩＳＣ負責非實(shí)時(shí)管理，ＡＳＩＣ負責高速數據處理。這種結構缺點(diǎn)是開(kāi)發(fā)周期長(cháng)，缺乏靈活性。ＡＳＩＣ不具備可編程性，一旦將計算邏輯固化到硬件，很難修改。設計制造復雜ＡＳＩＣ需要花費１８個(gè)月到兩年時(shí)間，設備制造商必須準確預測未來(lái)的市場(chǎng)需求和技術(shù)趨勢。
（３）以ＮＰ為核心的網(wǎng)絡(luò )設備體系結構
在新信息技術(shù)、用戶(hù)需求、市場(chǎng)競爭三駕馬車(chē)牽引下，未來(lái)網(wǎng)絡(luò )需求出現新特點(diǎn)，主要集中在以下三方面：（１）高性能壓力依舊存在：按照摩爾定律，電處理器處理速度每１８個(gè)月增加一倍；但隨著(zhù)ＤＷＤＭ等光纖技術(shù)在主干網(wǎng)絡(luò )的廣泛應用，每１２個(gè)月光纖鏈路容量就增加一倍。因此以電處理器為核心的路由器仍然是網(wǎng)絡(luò )發(fā)展瓶頸。在低廉光處理技術(shù)出現之前，需要充分挖掘現有電處理技術(shù)。（２）靈活性要求更為迫切：Ｉｎｔｅｒｎｅｔ的爆炸性增長(cháng)，數據通信市場(chǎng)的瞬息萬(wàn)變，使得服務(wù)提供商和設備提供商面臨流量增加、用戶(hù)增多的嚴峻挑戰，面臨根據用戶(hù)復雜多變要求，快速提供、部署不同服務(wù)的市場(chǎng)挑戰。服務(wù)提供商希望設備提供商提供保護已有巨額投資的平滑升級解決方案。面對這些挑戰，只有采用靈活性好，開(kāi)發(fā)成本低，周期短，可持續性網(wǎng)絡(luò )開(kāi)發(fā)技術(shù)，才能在未來(lái)市場(chǎng)占據先機。（３）高層細化處理更為關(guān)鍵：網(wǎng)絡(luò )應用范圍不斷擴大、新型業(yè)務(wù)不斷涌現，導致新協(xié)議不斷出現，對服務(wù)質(zhì)量和安全性能的要求越來(lái)越高。核心問(wèn)題在于：設備能夠在網(wǎng)絡(luò )２～７層上對高速數據流進(jìn)行細化分組分類(lèi)處理，而不僅是在網(wǎng)絡(luò )２～３層上進(jìn)行數據流的簡(jiǎn)單存儲轉發(fā)處理。數據分組處理涉及層次越多，系統資源負荷開(kāi)銷(xiāo)就越大。
在高速數據流高層細化處理背景下，ＮＰ技術(shù)為下一代網(wǎng)絡(luò )的核心技術(shù)。其特點(diǎn)是：ＮＰ針對數據分組處理，采用優(yōu)化體系結構、專(zhuān)用指令集、硬件單元，滿(mǎn)足高速數據分組線(xiàn)速處理要求；具有軟件編程能力，能夠迅速實(shí)現新的標準、服務(wù)、應用，滿(mǎn)足網(wǎng)絡(luò )業(yè)務(wù)復雜多樣化需求，靈活性好；設備具有軟件升級能力，滿(mǎn)足用戶(hù)設備硬件投資保護需求。此外為縮短設備提供商的產(chǎn)品研制周期，ＮＰ廠(chǎng)商通常會(huì )提供配套硬件評估板和規范軟件應用范例。
２ 網(wǎng)絡(luò )處理器概念
網(wǎng)絡(luò )處理器是面向網(wǎng)絡(luò )應用領(lǐng)域的應用特定指令處理器?熏是面向數據分組處理的、具有體系結構特征和／或特定電路的、軟件可編程器件。通過(guò)靈活的軟件體系提供硬件級的處理性能是ＮＰ的關(guān)鍵特性。
在以ＧＰＰ和ＡＳＩＣ／ＲＳＩＣ為核心的設備體系結構階段，對２～３層數據處理采用“存儲——轉發(fā)”數據分組處理模式。隨著(zhù)網(wǎng)絡(luò )發(fā)展，需要對２～７層的數據分組采用“存儲——處理——轉發(fā)”數據分組處理模式才能實(shí)現復雜的ＱＯＳ、安全控制、負載均衡等功能模塊。ＮＰ的出現，標志著(zhù)設備對數據分組的處理能力從低層粗放式處理過(guò)渡到高層細化處理。
３ 網(wǎng)絡(luò )應用處理基本操作
在對ＡＴＭ、ＶＬＡＮ、ＭＰＬＳ、ＩＰｖ４、ＩＰｖ６、ＩＰＳｅｃ、ＵＤＰ、ＴＣＰ、ＮＡＴ、Ｗｅｂ交換、ＱＯＳ協(xié)議等多種協(xié)議和應用的分析基礎上，參考文獻?眼１?演歸納對單個(gè)數據分組處理的六種基本操作：（１）模式匹配：對分組字段的比特進(jìn)行匹配。輸入為需要匹配值和分組字段值，輸出為某個(gè)確定邏輯值。（２）檢索：根據某個(gè)關(guān)鍵字查找數據。通常與模式匹配聯(lián)合使用，用于查找表中的某個(gè)特定數據項。數據結構和算法取決于關(guān)鍵字的大小和需要搜索的類(lèi)型（一對一或一對多）。（３）計算：對不同協(xié)議，數據分組的計算處理差異很大。如：ＩＰＳＥＣ中需要對整個(gè)分組進(jìn)行加密、解密、鑒別等計算；而多數協(xié)議都要求進(jìn)行ＣＲＣ效驗計算。（４）數據處理：對分組報頭的修改便視為數據處理。如：數據分組的分割、重組；ＩＰＶ４中的ＴＴＬ字段每跳減一修改。（５）隊列管理：對進(jìn)出的協(xié)議數據單元進(jìn)行存儲和出入管理。負責實(shí)現數據報文在分組分割／重組的存儲操作，以及與ＱＯＳ相關(guān)的流量整形和流量工程策略。（６）控制處理：通常涉及不需要線(xiàn)速執行的管理任務(wù)，如：異常處理、表更新、統計數據匯總等。
通過(guò)繼承ＡＳＩＣ和ＲＩＳＣ分層處理合理思想，ＮＰ將網(wǎng)絡(luò )處理任務(wù)劃分為控制面和數據面兩個(gè)層次：控制面負責非實(shí)時(shí)性的管理和策略控制任務(wù)，數據面負責承載高速多變的數據分組處理。目前ＮＰ主要任務(wù)是進(jìn)行數據分組的線(xiàn)速分析、處理及轉發(fā)，通過(guò)上述六種基本操作組合，實(shí)現以下功能：協(xié)議識別／分類(lèi)、數據包拆分／重組、排隊／接入控制、流量整形／流量工程、數據包修正、差錯檢測。隨著(zhù)ＳＯＣ技術(shù)發(fā)展，ＮＰ將集成更多設備級功能。
４ 網(wǎng)絡(luò )處理器體系結構簡(jiǎn)介
４．１ Ｉｎｔｅｌ公司ＩＸＰ１２００網(wǎng)絡(luò )處理器介紹
ＩＸＰ１２００系列是Ｉｎｔｅｌ公司ＩＸＡ架構的核心產(chǎn)品，組成如下：１個(gè)主頻最高可達２３２ＭＨｚ的處理核心ＳｔｒｏｎｇＡＲＭ；６個(gè)ＲＩＳＣ結構的可編程微引擎，每個(gè)微引擎又包含４個(gè)硬件線(xiàn)程；６４位ＩＸ Ｂｕｓ；３２位的ＳＲＡＭ接口單元，工作頻率為核心頻率的一半；６４位的ＳＤＲＡＭ接口單元
【下一代網(wǎng)絡(luò )設備核心單元-網(wǎng)絡(luò )處理器應用研究】相關(guān)文章：
為微處理器核心供電03-18
智能網(wǎng)絡(luò )設備開(kāi)發(fā)中的硬件設計03-20
QNX操作系統及網(wǎng)絡(luò )設備驅動(dòng)模塊03-18
IEEE 1394標準的網(wǎng)絡(luò )應用研究03-18
淺談網(wǎng)絡(luò )設備管理與維護的教學(xué)改革03-27
下一代網(wǎng)絡(luò )中的PSTN/ISDN仿真系統03-18
Ｗｅｂ挖掘在網(wǎng)絡(luò )營(yíng)銷(xiāo)中的應用研究03-23