最新炬力筆試題目分享

最新炬力筆試題目分享：

一.選擇題

1.IO PAD 的設計，一般不�？紤]的因素

A.ESD特性

B.驅動(dòng)能力

C.施密特觸發(fā)器

D.襯偏效應

2.降低NMOS的開(kāi)啟電壓VT的方法，哪種無(wú)效?

A.減少襯底的P型摻雜濃度

B.減少氧化層厚度

C.增加源漏極的N型摻雜濃度

D.減少溝道長(cháng)度

3.邏輯電路低功耗設計中，無(wú)效的方法

A.采用慢速設計

B.減少信號翻轉

C.減少I(mǎi)C面積

D.采用較慢速的時(shí)鐘。

二.問(wèn)答題

1.寫(xiě)出序列探測器11000的RTL代碼。

2.分析一個(gè)CMOS電路的邏輯功能(同或門(mén))。

3.分析一個(gè)CMOS電路的邏輯功能(三態(tài)門(mén))。

4.畫(huà)出全加器的CMOS電路，說(shuō)明延時(shí)的估算方法。

5.A,B為兩個(gè)時(shí)鐘，頻率差最小為1/8。如果A的頻率高，C="0";否則C="1";編程實(shí)現。

6.一個(gè)圓盤(pán)，一半黑，一半白。有兩個(gè)探測器，用1表示白，0表示黑。設計一個(gè)電路，可以探測出圓盤(pán)是順時(shí)針轉動(dòng)還是逆時(shí)針轉動(dòng)。

7.編程實(shí)現FIR濾波器，系數為C0,C1,C2,C3,C2,C1,C0。輸入DI，輸出DO。系數和DI均為8比特。

【最新炬力筆試題目分享】相關(guān)文章：

珠海炬力的筆試題目分享11-21

星巴克最新的筆試題目分享11-21

OPPO筆試真題分享，筆試題目分享11-21

索愛(ài)最新筆試題目分享11-21

分享VB 筆試題目11-21

Google筆試題目分享11-21

筆試的題目和經(jīng)驗分享11-21

奧美筆試題目分享11-26

珠海炬力筆試題（部分、答案僅供參考）10-13

口語(yǔ)和筆試題目分享11-21