關(guān)于自動(dòng)化畢業(yè)論文開(kāi)題報告范本

　　基于FPGA的數字電壓計的設計

　　1 課題設計的目的和意義

　　傳統的數字電壓計設計通常以大規模ASIC(專(zhuān)用集成電路)為核心器件，并輔以少量中規模集成電路及顯示器件構成。ASIC完成從模擬量的輸入到數字量的輸出，是數字電壓表的心臟。這種電壓計的設計簡(jiǎn)單、精確度高，但是這種設計方法由于采用了ASIC器件使得它欠缺靈活性，其系統功能固定，難以更新擴展。后來(lái)發(fā)展起來(lái)的用微處理器(單片機)控制通用A/D轉換器件的數字電壓計的設計的靈活性明顯提高，系統功能的擴展變得簡(jiǎn)單，但是由于微處理器的引腳數量有限，其控制轉換速度和靈活性還是不能滿(mǎn)足日益發(fā)展的電子工業(yè)的需求。而應用EDA(電子設計自動(dòng)化)技術(shù)及FPGA(現場(chǎng)可編程門(mén)陣列)，其集成度高、速度快、性能十分可靠、用戶(hù)可自由編程且編程語(yǔ)言通俗易懂、系統功能擴展非常方便。采用FPGA芯片控制通用A/D轉換器可使速度、靈活性大大優(yōu)于由微處理器和通用A/D轉換器構成的數字電壓計。

　　數字電壓計的高速發(fā)展，使它已成為實(shí)現測量自動(dòng)化、提高工作效率不可缺少的儀表，數字化是當前計量?jì)x器發(fā)展的主要方向之一，數字電壓計已經(jīng)進(jìn)入了精密標準測量領(lǐng)域。這個(gè)課題的目的和意義在于使自己掌握對數字電壓表的理解，自己動(dòng)手設計數字電壓計并進(jìn)行系統仿真。

　　現代電子設計技術(shù)的核心為EDA技術(shù)。EDA技術(shù)就是依靠功能強大的計算機，在EDA工具軟件平臺上，對以硬件描述語(yǔ)言VHDL為系統邏輯描述手段完成的設計文件，自動(dòng)的完成邏輯編譯，邏輯化簡(jiǎn)，邏輯分割，邏輯綜合，結構綜合，以及邏輯優(yōu)化和仿真測試，直至顯示既定的電子線(xiàn)路系統功能。

　　2 課題設計的主要內容

　　2.1 數字電壓計

　　采用EDA(電子設計自動(dòng)化)技術(shù)和FPGA(現場(chǎng)可編程門(mén)陣列)芯片設計數字電壓計。整個(gè)設計采用VHDL語(yǔ)言，由ADC0809轉換控制模塊、數據轉換模塊、譯碼模塊和顯示模塊組成。并在MAX+PLUS Ⅱ下進(jìn)行軟件編程實(shí)現正確的工作時(shí)序后，將編譯結果下載到FPGA芯片上生成SoC(片上系統)。

　　2.2 FPGA

　　現場(chǎng)可編程門(mén)陣列FPGA是一種新型的高密度PLD，采用CMOS-SRAM工藝制作。FPGA的結構一般分為三部分：可編程邏輯塊，可編程I/O模塊和可編程內部連線(xiàn)。配置數據可以存儲在計算機上，設計人員可以控制加載過(guò)程，在現場(chǎng)修改器件的邏輯功能，即所謂現場(chǎng)可編程。

　　2.3 ADC0809轉換器

　　ADC0809是采樣分辨率為8位的、以逐次逼近原理進(jìn)行模數轉換的器件。其內部有一個(gè)8通道多路開(kāi)關(guān)，它可以根據地址碼鎖存譯碼后的信號，只選通8路模擬輸入信號中的一個(gè)進(jìn)行A/D轉換。

　　2.4 VHDL語(yǔ)言程序

　　VHDL主要用于描述數字系統的結構，行為，功能和接口。VHDL的程序結構特點(diǎn)是將一項工程設計，或稱(chēng)設計實(shí)體(可以是一個(gè)元件，一個(gè)電路模塊或一個(gè)系統)分成外部(或稱(chēng)可視部分)和內部(或稱(chēng)不可視部分)，即涉及實(shí)體的內部功能和算法完成部分。

　　狀態(tài)機是一類(lèi)很重要的時(shí)序電路，是許多數字電路的核心部件。除了輸入信號、輸出信號外，狀態(tài)機還包括一組寄存器，它用于記憶狀態(tài)機的內部狀態(tài)。狀態(tài)機寄存器的下一個(gè)狀態(tài)及輸出，不僅同輸入信號有關(guān)，而且還于寄存器當前狀態(tài)有關(guān)。

　　3 設計方案

　　3.1 硬件設計部分

　　3.1.1 硬件電路設計

　　硬件電路包括模數轉換電路，控制電路和顯示電路。

　　3.1.2 FPGA功能模塊設計

　　(1)A/D轉換的控制模塊設計

　　采用Altera公司EP1K30TC144-3 FPGA芯片作為系統的核心器件，負責ADC0809的A/D轉換的啟動(dòng)、地址鎖存、輸入通道選擇、數據讀取。主要采用VHDL的多進(jìn)程狀態(tài)機完成。

　　(2)數據轉換模塊設計

　　本設計采用5 V參考電壓，測量范圍為0～5 V，由于轉換器為8位，則電壓的最小分辨率為0.02V，通過(guò)編寫(xiě)查表程序，對電壓進(jìn)行BCD編碼，將8位二進(jìn)制數轉換為BCD碼。

　　(3) 顯示模塊設計

　　本模塊的任務(wù)是把數據處理模塊處理得到的BCD碼轉換成能被顯示器識別的字型編碼。8位二進(jìn)制數轉換成BCD碼后為12位，因此需3個(gè)七段顯示器顯示結果。為了節省資源，采用掃描方式控制顯示器的顯示，掃描時(shí)鐘由CLK提供，其頻率應大于100 Hz，否則會(huì )有閃爍現象。

　　3.2 軟件測試部分

　　選EP1K30TC144-3為目標器件并進(jìn)行引腳鎖定后，將程序下載到目標配置器件。先對ADC0809進(jìn)行初始化，改變其模擬通道輸入電壓。采樣電路對電壓進(jìn)行采樣后，FPGA控制ADC0809對信號進(jìn)行模數轉化，然后將二進(jìn)制數轉換為BCD碼，最后通過(guò)譯碼程序將結果顯示在七段顯示器上。在實(shí)驗過(guò)程中，需要反復的調試每個(gè)模塊的功能，使的整個(gè)系統完成正確的測量和顯示電壓功能。

　　4 實(shí)施計劃

　　(1)1-4周 查閱資料，撰寫(xiě)開(kāi)題報告，翻譯外文資料。

　　(2)4周 開(kāi)題報告答辯。

　　(3)5-10周 進(jìn)行畢業(yè)設計的理論研究、方案設計、軟硬件設計、工藝設計、實(shí)驗測試等。

　　(4)11周 中期檢查

　　(5)11-13周 撰寫(xiě)畢業(yè)設計論文并完成初槁

　　(6)14-15周 指導教師檢查、批改論文;學(xué)生修改論文，定稿。

　　(7)15周 畢業(yè)設計答辯資格審查。

　　(8)16周 畢業(yè)設計答辯。

　　5 主要參考文獻

　　[1] 謝淑如.Protel PCB 99 SE電路板設計.北京：清華大學(xué)出版社，2001.

　　[2] 褚振勇.FPGA設計及應用.西安：西安電子科技大學(xué)出版社，2003.

　　[3] 陳耀和.VHDL語(yǔ)言設計技術(shù).北京：電子工業(yè)出版社，2004.

　　[4] 康華光.電子技術(shù)基礎(模擬部分).北京：高等教育出版社，2001.

　　[5] G.. Desquilbet, C. Foucher, and P. Fauquembergue, Statistical Analysis of Voltage Dips, Amsterdam, The Netherlands, PQA-94.

【自動(dòng)化畢業(yè)論文開(kāi)題報告】相關(guān)文章：

自動(dòng)化畢業(yè)論文開(kāi)題報告10-10

自動(dòng)化畢業(yè)論文開(kāi)題報告范例09-05

自動(dòng)化畢業(yè)論文開(kāi)題報告范本09-19

自動(dòng)化本科畢業(yè)論文開(kāi)題報告09-17

自動(dòng)化本科畢業(yè)論文開(kāi)題報告范文09-23

電氣工程及其自動(dòng)化畢業(yè)論文開(kāi)題報告08-29

畢業(yè)論文+開(kāi)題報告10-21

畢業(yè)論文及開(kāi)題報告08-28

畢業(yè)論文開(kāi)題報告06-20

建筑畢業(yè)論文開(kāi)題報告09-30