- 相關(guān)推薦
基于RISC技術(shù)的8位微控制器設計
摘要：介紹基于RISC技術(shù)的8位微控制器的設計與實(shí)現。主要包括RISC指令集的選��；取指單元、譯碼單元、執行單元的設計；取指、譯碼、回寫(xiě)三級流水線(xiàn)技術(shù)的實(shí)現。該微控制器包含8級硬件堆棧、1個(gè)8位計數器、1個(gè)計數器溢出中斷、2個(gè)外部中斷源、8位數據輸入和輸出端口、16個(gè)通用寄存器、2K×16位的程序存儲器、512字節的數據存儲器。設計使用可綜合的Verilog語(yǔ)言描述， QuartusⅡ軟件仿真，FPGA器件驗證實(shí)現。引 言
??隨著(zhù)微電子技術(shù)的不斷發(fā)展，超大規模集成電路的集成度和工藝水平不斷提高，將整個(gè)應用電子系統集成在一個(gè)芯片中(SoC)，已成為現代電子系統設計的趨勢；以往高復雜度、高成本的嵌入式系統結構能夠通過(guò)低成本的單片芯片實(shí)現。另一方面，復雜可編程邏輯器件(CPLD)和現場(chǎng)可編程門(mén)陣列(FPGA)集成度和速度不斷提高，功能不斷增強，開(kāi)發(fā)人員可以使用高性能的EDA綜合開(kāi)發(fā)工具和硬件描述語(yǔ)言(HDL)在短時(shí)間內設計出復雜的電子應用系統。目前，嵌入式系統已經(jīng)在各行各業(yè)得到廣泛應用。工控、通信、汽車(chē)、航空航天以及軍事等各個(gè)領(lǐng)域都能看到嵌入式系統的身影，而微控制器(MCU)則是嵌入式系統的核心。
1 精簡(jiǎn)指令集計算機(RISC)
1.1 RISC的結構特征和設計原則
精簡(jiǎn)指令集計算機具有單周期單指令，存儲器到寄存器的操作，簡(jiǎn)單的尋址方式和簡(jiǎn)單的指令格式的結構特征，其設計原則為：
① 選擇使用頻率高的指令，補充少量高效指令；
② 指令的結構簡(jiǎn)單，所有指令長(cháng)度相等；
③ 采用流水線(xiàn)技術(shù)，盡量使CPI = 1；
④ 使用Load/Store操作指令訪(fǎng)問(wèn)存儲器；
⑤ 采用通用寄存器(GPR)結構；
⑥ 優(yōu)化編譯，提高執行效率。
1.2 性能因子CPI和執行時(shí)間
性能因子是指微控制器每條指令的平均時(shí)鐘周期數CPI（Cycles Per Instruction）：
程序總的執行時(shí)間t為：
執行時(shí)間是微控制器性能的主要指標。在影響t的三個(gè)因素中，時(shí)鐘頻率取決于硬件技術(shù)；CPI與指令集和MCU的組成結構有關(guān)；而指令數由指令集和編譯技術(shù)決定。要使微控制器的性能得到提高，優(yōu)化指令集、減少程序的總指令數和降低CPI值是設計主要考慮的問(wèn)題。
2 微控制器的系統結構
圖1所示的微控制器主要由以下幾個(gè)模塊組成：
�、� PROM程序存儲器單元(Program ROM)。程序存儲器容量為2K×16位。系統復位后，程序計數器PC指向程序存儲器000H單元，程序從000H處開(kāi)始執行。
�、� IDEC指令譯碼單元(Instruction Decoder)。指令譯碼器對輸入的16位寬指令進(jìn)行譯碼，輸出寄存器、數據存儲器的地址和讀/寫(xiě)控制信號。
�、� ALU算術(shù)邏輯運算單元(Arithmetic Logic Unit)。ALU單元是MCU數據處理的核心部分，數據寬度為8位，具有加、減、邏輯運算和移位功能。ALU單元有2個(gè)8位的數據輸入和1個(gè)8位數據輸出，1位進(jìn)位輸入，1位進(jìn)位標志輸出和零標志輸出。運算操作碼輸入為4位，由譯碼單元提供。
�、� REGS寄存器單元(Register)。1組16個(gè)8位寄存器，用于數據的高速存取。寄存器組具有2個(gè)數據輸出端口和1個(gè)數據輸入端口，讀和寫(xiě)地址分開(kāi)，可同時(shí)進(jìn)行讀/寫(xiě)操作。
�、� DRAM數據存儲器單元(Data RAM)。包含4段共512字節(每段128字節)的數據存儲器，直接尋址能力為128字節，間接尋址能力為256字節，由程序狀態(tài)控制寄存器PSW的高2位控制段選地址。
�、� CTRL控制單元(Control Unit)。整個(gè)MCU的控制中心，主要控制流水線(xiàn)操作、數據總線(xiàn)的控制和程序計數器的轉移。另外，還包括中斷、計數器和堆�？刂�。
�、� 其它。定義了1組數據輸入端口、2組數據輸出端口，數據位寬均為8位；2個(gè)外部中斷輸入INT0和INT1；1個(gè)8位計數器TIMER；7級程序堆棧Stack，可實(shí)現7級子程序調用；1個(gè)8位的程序狀態(tài)控制寄存器PSW。各位功能如表1。
表1 PSW各位功能
3 流水線(xiàn)技術(shù)
3.1 三級流水線(xiàn)結構
微控制器采用取指(IF)、執行(EX)、回寫(xiě)(WB)三級流水線(xiàn)結構，如圖2。各階段的主要功能為：
取指級——從程序存儲器中取出一條指令，同時(shí)進(jìn)行指令譯碼，準備寄存器、存儲器的讀地址，讀/寫(xiě)控制信號；
執行級——數據輸入ALU單元運算，同時(shí)準備寄存器或存儲器的寫(xiě)地址；
回寫(xiě)級——將ALU輸出的運算結果寫(xiě)入寄存器或存儲器中。
3.2 流水線(xiàn)競爭及解決
控制競爭，由程序PC 指針值的改變引起。當執行跳轉指令時(shí)，PC指針值要到執行級才能改變，這將會(huì )使下一拍的取指操作出錯。這時(shí)必須由硬件插入一條空操作NOP指令，等待P
【基于RISC技術(shù)的8位微控制器設計】相關(guān)文章：
基于FPGA的RISC8位單片機設計03-30
基于A(yíng)jax技術(shù)的網(wǎng)站設計03-08
基于EDA技術(shù)的FPGA設計03-18
基于A(yíng)T91RM9200微控制器的以太網(wǎng)接口驅動(dòng)程序設計03-07
基于Web技術(shù)的高校監考安排系統的設計與應用02-27