- 相關(guān)推薦
視頻壓縮IPcore設計
摘要：介紹了一種基于FPCA技術(shù)的視頻壓縮IPcore(Intellectual Property core，智力產(chǎn)權)設計。設計中綜合運用了分布式算法、并行運算和流水線(xiàn)單元，通過(guò)VerilogHDL(Veriog Hardware DescdPtionLanSuage)硬件描述語(yǔ)言描述運算單元及其結構配置。整個(gè)系統能在27MHz系統時(shí)鐘下工作。現行的視頻壓縮標準有多種，但基本屬于以下兩大類(lèi)：視頻會(huì )議標準和多媒體標準。視頻會(huì )議標準包括ITU(Intemational Telecommunication Union)的H．263／H．261等。這些標準主要采用了基于DCT(離散余弦變換)編碼、運動(dòng)補償等技術(shù)，使視頻流能以Nx64kbps(N=1～32)的速率傳輸。
多媒體壓縮標準主要包括：MPEG-1、MPEG-2、MPEG-4等，由CCITT和ISO的動(dòng)態(tài)圖像專(zhuān)家組(MotionPicture Experts Group)制定。MPEG-1主要應用在以CD-ROM為介質(zhì)的視頻上，比特率為1．5Mbps。MPEG-2應用在NTSC／PAL和CCIR601中， 比特率為2～10Mbps。MPEG—1和MPEG—2的目的都是有效傳輸和存儲音視頻。而MPEG-4是為了提供更有效的視頻壓縮，基于內容提供廣泛的接人方式。它既可以在5-64kbps的移動(dòng)電話(huà)和公共交換網(wǎng)中應用，也可以在4Mbps帶寬的電視中應用。
JPEG(Joint Photographic Experts Group)標準是一個(gè)適用范圍廣泛的通用標準，由聯(lián)合圖像專(zhuān)家小組制定。它不僅適用于靜止圖像的壓縮，也適用于電視圖像序列的幀內圖像的壓縮[1]。
近年來(lái)，隨著(zhù)FPGA技術(shù)的日益成熟，愈來(lái)愈多的曾使用軟件或DSP實(shí)現的復雜數字算法開(kāi)始使用PPCA完成。這當然是由于FPGA的特殊結構和特性，使它可以更加高速和高效地完成這些算法。IPcore技術(shù)可以把這些FPGA中的算法設計封裝成包(模塊)。這些包具有智力產(chǎn)權，可以被繼承、共享或購買(mǎi)。
1 視頻壓縮原理和算法實(shí)現
視頻壓縮技術(shù)主要利用圖像信號的相關(guān)、冗余等特性，通過(guò)一些變換算法，保留對人眼視覺(jué)最重要的部分，進(jìn)行編碼傳輸。大部分視頻壓縮利用2D-DCT(二維離散余弦變換)和2D-IDCT(二維反離散余弦變換)變換得到圖像的頻譜，高精度保留對人眼重要的高頻部分，低精度保留低頻部分從而對視頻流進(jìn)行壓縮[1]。其過(guò)程如圖1所示。
1.1 DCT變換算法
2D-DCT變換是視頻壓縮中的常用變換[2]。在壓縮過(guò)程中，將一幅圖像分成許多8x8的小塊進(jìn)行變換。
8x8的2D-DCT變換如公式(1)所示：
如果直接使用公式(1)進(jìn)行2D-DCT變換，運算量將會(huì )十分巨大，普通FPGA很難有效完成整個(gè)視頻壓縮運算。所以需要先把2D-DCT運算進(jìn)行一些變換，簡(jiǎn)化計算，減少運算量。
2D-DCT具有正交可分解性悶，可以通過(guò)對輸入的矩陣先做一維行變換，再做一維列變換實(shí)現。即將8x8數據先按行方向進(jìn)行累加運算，產(chǎn)生中間矩陣，再對中間矩陣按列方向進(jìn)行累加運算，最后得到變換結果。2D-DCT可以分解成兩個(gè)1D-DCT運算，見(jiàn)公式(2)。
將公式(2)展開(kāi)成矩陣形式，得到公式(3)。計算一個(gè)這樣的單元需要64個(gè)乘法器和56個(gè)加法器，運算量還是很大。利用公式(3)的對稱(chēng)性進(jìn)行變換，可以得到公式(4)，使乘法器減少到32個(gè)，加法器減少到8個(gè)。
一個(gè)由公式(4)推演出的分布式乘法器如圖2所示。4個(gè)乘數(x0…x3)同時(shí)與各自
【視頻壓縮IPcore設計】相關(guān)文章：
視頻壓縮編碼的差錯復原技術(shù)03-21
產(chǎn)品設計的設計美學(xué)評價(jià)03-13
設計住宅是設計一種生活11-22
試析GUI設計中圖標元素的設計03-29