筆試題（信號）

1.cpu和內存信號時(shí)序（使能，時(shí)鐘，讀寫(xiě)，地址，數據），考慮建立時(shí)間保持時(shí)間，傳輸延時(shí)
2.高速信號的完整性?如何實(shí)現端接，解耦怎樣處理？
3.一個(gè)芯片輸入管腳圖，分析計算和一個(gè)TTL電平連接的電阻阻值范圍
4.復位信號的.處理方法,寫(xiě)出你在設計中如何防止復位信號中的抖動(dòng)?
5.有一個(gè)同步幀信號周期為5ms,長(cháng)度為1us,現在有一個(gè)5ns的干擾信號,給定一個(gè)EPLD時(shí)鐘32Mhz,設計一個(gè)抗干擾模塊.
6.DSP與外設的讀寫(xiě)問(wèn)題,現在給定兩個(gè)SDRAM和一個(gè)DPRAM,要求畫(huà)出時(shí)鐘樹(shù),寫(xiě)出設計思路.
7.FPGA開(kāi)發(fā)有哪幾步？功能？軟件硬件
8.VHDL/Verilog HDL寫(xiě)一個(gè)異步清0鎖存器
9.同步邏輯異步邏輯優(yōu)缺點(diǎn)，多時(shí)鐘域設計方法,如何保證FPGA有效工作?
 

【筆試題（信號）】相關(guān)文章：

360筆試題目10-20

華為2017筆試題08-16

華為2017筆試試題08-10

桂林銀行筆試題筆經(jīng)10-21

手機沒(méi)信號信號差怎么解決08-19

QMS2007筆試審核知識模擬試題11-02

提高WiFi信號技巧11-13

解決WiFi信號死角11-13

解決WiFi信號死角11-13

野外求救信號11-05